From: 8064986673

To: 00215712738300

Page: 35/46

Date: 2005/11/3 下午 03:09:26

Cite No.3

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-56034

(43)公開日 平成8年(1996)2月27日


		27/06 321 G 未請求 欝求項の数9 OL (全12 頁
		,
		,
		,
		,
	7	
(21)出願番号 特額平7-90925	(71)出顧人	000001007
		キヤノン株式会社
(22)出顧日 平成7年(1995)4月17日		東京都大田区下丸子3丁目30番2号
	(72)発明者	中村 博之
侍願平6-84576	ŀ	東京都大田区下丸子3丁目30番2号 牛士
平6 (1994) 4 月22日	<u>'</u>	ノン株式会社内
日本(JP)	(74)代理人	弁理士 山下 積平
诗廟平6-147080		
平6(1994)6月6日		
(33)優先権主張国 日本 (JP)		
	平成7年(1995)4月17日 寺顧平6-84576 平6(1994)4月22日 日本(JP) 寺顧平6-147080 平6(1994)6月6日	P成7年(1995)4月17日 (72)発明者 等顧平6-84576 P6(1994)4月22日 日本(JP) (74)代理人 等顧平6-147080 P6(1994)6月6日

(54) 【発明の名称】 半導体発光素子駆動回路

(57)【要約】

【目的】 オーバーシュート、リンギングの無い、電流 バルス波形を得る。また寄生インダクタンスの発生を抑 まる

【構成】 発光素子4を駆動する為の半導体発光素子駆動回路において、眩発光素子4を駆動する為の制御信号がペースに入力され、該制御信号に応答してエミッタ・コレクタ間に電流を流すことにより該発光素子を駆動するパイポーラトランジスタ1と、該パイポーラトランジスタ1に接続された定電流源として動作する絶縁ゲート型トランジスタ3と、を有する。



Page: 36/46

Date: 2005/11/3 下午 03:09:26

(2)

特開平8-56034

【特許請求の範囲】

【 請求項 1 】 発光素子を駆動する為の半導体発光素子 駆動回路において、

該発光索子を駆動する為の制御信号がペースに入力さ れ、酸制御信号に応答してエミッタ・コレクタ間に電流 を流すことにより該発光素子を駆動するパイポーラトラ ンジスタと、

該パイポーラトランジスタに接続された定電流源として 動作する絶縁ゲート型トランジスタと、を有する半導体 発光來子駆動回路。

【蘭求項2】 酸パイポーラトランジスタと眩発光素子 との間のラインに抵抗とコンデンサの直列回路を設け、 骸パイポーラトランジスタと骸定餓流源と該直列回路を 1チップ化したことを特徴とする請求項1記載の半導体 発光索子駆動回路。

【請求項3】 発光案子を駆動する為の半導体発光案子 駆動回路において、

該発光素子を駆動する為の制御信号がペースに入力さ れ、酸制御借号に応答してエミッタ・コレクタ間に電流 を流すことにより、該発光索子を駆動するパイポーラト 20

該パイポーラトランジスタに接続された定電流源と、 該バイボーラトランジスタと該発光素子との間のライン に接続された、抵抗とコンデンサの直列回路と、を1チ ップ化したことを特徴とする半導体発光素子駆動回路。

【請求項4】 バイポーラトランジスタと絶縁ゲート型 トランジスタが同一基板上に構成される半導体集積回路 で、差動接続された前配パイポーラトランジスタのコレ クタに接続されて駆動される半導体発光素子を有する半 導体発光素子駆動回路において、

前記差動接続されたパイポーラトランジスタのエミッタ が、定電流源として動作する絶縁ゲート型トランジスタ のドレインへ接続されていることを特徴とする半導体発 光束子駆動回路。

【酶水晒 5】 前配絶録ゲート型トランジスタは、複数 個並列接続されていることを特徴とする請求項4に配載 の半導体発光素子駆動回路。

【 請求項 6 】 前記定電流源として用いられる絶縁ゲー ト型トランジスタのゲート部に、同一集積回路内に形成 される、抵抗、容量より成る時定数回路を接続したこと を特徴とする簡求項4又は5に記載の半導体発光素子駆 數回路。

【翻求項7】 前記パイポーラトランジスタのベース が、相補储号によって駆動されることを特徴とする請求 項4~6のいずれか1項に配敷の半導体発光素子駆動回 路。

【酵求項8】 集積回路内に形成された、差動接続され た2つのパイポーラトランジスタと、核パイポーラトラ ンジスタの共通エミッタに接続された定電流源と、パイ ポーラトランジスタのうちの1つのトランジスタのコレ 50

クタに接続された半導体発光素子を有し、前記パイポー ラトランジスタのそれぞれのベースに相補的なパルス信 母を加えることによって前記半導体発光索子を駆動する 半導体発光素子駆動回路において、バイポーラトランジ スタが形成される集積回路内に抵抗とコンデンサの直列 回路を形成し、酸面列回路を前配パイポーラトランジス 夕のコレクタと電源または基板電位の間に接続すること を特徴とする半導体発光素子駆動回路。

【請求項9】 闘求項8配戦の半導体発光素子駆動回路 において、前記抵抗の抵抗値とコンデンサの容量を集積 10 回路の外部で発生する寄生インダクタンスに関して適切 に選ぶことによって、前記パイポーラトランジスタのペ ースに相補的なパルス信号を加えたときに半導体発光素 子に流れる電流が振動的に変化する状態と非振動的に変 化する状態の間の臨界状態になるように設定することを 特徴とする半導体発光素子駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、表示装置(displ ays) や表示器 (indicators) やLEDブ リンタヘッド等に用いられるLED駆動回路や、光ディ スク装置やIC製造用の電光装置やレーザービームプリ ンタ等に用いられるレーザー光源用の駆動回路や、光通 僧用の発光素子の駆動回路として用いられる半導体発光 案子駆動回路に関する。

[0002]

【従来の技術】発光ダイオード(LED)や半導体レー ザーに代表される半導体発光素子の駆動回路としては、 発光素子のカソードを低電位の基準電圧源に接続し、そ 30 のアノード側に定電流源を接続したカソードコモン回路 と、発光素子のアノードを高電位の基準電圧源に接続 し、そのカソード傾にスイッチング回路と定電流源とを 接続したアノードコモン回路と、の2種類がある。

【0003】前者の側は特開平2-296382号等に 開示されている。一方、後者は、前者よりもスイッチン グ速度が速い為に今後の主流の回路として期待されてい る.

【0004】図9は従来の半導体発光索子駆動回路の一 例を示す回路図である。

【0005】図9において、1,2は差勁接続されたバ イポーラトランジスタ、3は定電流動作するパイポーラ トランジスタ、4は半導体発光索子、5は抵抗、6は半 導体発光索子を駆動するパイポーラトランジスタと半導 体発光索子間の配線によるインダクタンス、7は半導体 発光素子と電源間の配線によるインダクタンス、8は半 導体発光素子の接合容量、9、10はパイポーラトラン ジスタ1, 2のコレクタ・エミッタ容量、11はパイポ ーラトランジスタ3のペース・コレクタ容量である。

【0006】図9に示すように、従来の半導体集積回路 による半導体発光素子駆動回路では、登動接続されたバ

Page: 37/46 Date: 2005/11/3 下午 03:09:27

(3)

特開平8-56034

イポーラトランジスタ1,2のエミッタは、同一導伝型 の定電流源として勁作するパイポーラトランジスタ3の コレクタへ接続されるように構成されている。

【0007】又、従来、半導体発光索子を高速で電流ス イッチングする回路としては、図13に示すような個別 部品である抵抗9とコンデンサ10の直列接続された回 路を、図14に示すように、集積回路17が収容される パッケージ16の外部に設けるように構成されている。

【発明が解決しようとする課題】

[0008]

(第1の課題) しかしながら、図9の従来例の様な構成 にすると、半導体発光素子を駆動する電流波形は著しく 乱されてしまうことがある。

【0009】図10は、図9の例において、半導体発光 素子の駆動電流が乱されるメカニズムを説明する為の図 である。図10に従い、このメカニズムを説明する。

【0010】半導体発光索子4は、数mA~100mA 程度の定電流で高速にスイッチングされる必要が有る。 この定電流値を I とし、インダクタンス 6 の値をL1、 カット・オフ状態から能動状態となり、半導体発光素子 4に流れる電流が略ゼロから定電流値 I にまで到達する 時間をもとすると、インダクタンス6、7で、この環流 変化によって生ずる逆起電圧V1、V1は

 $V_1 = L_1 \cdot I/t$, $V_2 = L_2 \cdot I/t$ となる。 V1 はトランジスタ1のコレクタ・エミッタ容 量9、トランジスタ3のペース・コレクタ容量11を通 し、トランジスタ3のペースへ伝送される。同様に、V 』は半導体発光素子4の接合容量8を経て、9,11を 通し、3のペースへ伝送される。

【0011】また、パイポーラトランジスタの相互コン ダクタンスg。は、

$g_n = \partial I_c / \partial V_{BB} = q I_C / kT$

で表わされる。即ち、ベースへ与えられる電位の変化 は、大きなコレクタ電流の変化として現われる事にな る。従って、従來構成によると、配線インダクタンスで 発生した電位変動は、定電流動作するトランジスタ3の ベースへ伝達され、コレクタ電流、即ち、半導体発光素 子の駆動量流波形を乱すことになる。

【0012】波形の乱れは、オーパーシュート、リンギ 40 ングによって表わされるが、オーバーシュートが発生す ると、半導体発光素子が劣化し、ひいては半導体発光素 子を用いている製品寿命を短くしてしまう。

★【0013】これを回避する為には図11に示す様に、 半導体発光索子駆動回路を蔵するパッケージ外部に、抵 抗12、コンデンサ13によるスナバ回路の追加する構 成や、或いは、図12に示す様に、差勤接続されたエミ ッタ、定電流動作するトランジスタのペース、コレクタ を端子へ引き出し、コイル14の挿入、或いは容量15 の挿入によって、定電流の安定化を図る手法が考えられ

【0014】しかしながら、図11の様な手法では、オ 10 ーパーシュートを取る為の抵抗、容量より立上がり時間 が遅れ、駆動周波数の低下を招く恐れがある。

【0015】又、図12の様な手法によると、パッケー ジピン数の増加、部品の増加が生じる。図11、図12 中で符号19,20,21,22は接続端子を示す。

【0016】 (第2の課題) 図13は、従来例における 寄生素子(寄生インダクタンス成分)を含めた等価回路 図であり、図14は、図13に対応した実装状態図であ る。図13、図14において、1,2は、集積回路11 7内に形成された、差動接続されたパイポーラトランジ インダクタンス7の値をL」とする。トランジスタ1が 20 スタであり、3は定電流源であり、4は半導体発光業子 であり、5は抵抗であり、106は半導体発光素子を駆 動するパイポーラトランジスタのコレクタとパッケージ 116のピンを接続するボンディングワイヤによる寄生 インダクタンスであり、107はピンの寄生インダクタ ンスであり、108はピンから半導体発光素子4までの 配線による寄生インダクタンスであり、109は抵抗で あり、110はコンデンサであり、112は抵抗109 とコンデンサ110の直列接続に伴う寄生インダクタン スであり、15は電源であり、114, 115はトラン 30 ジスタ1, 2を駆動する相補パルス信号であり、117 はトランジスタ1、2を含む集積回路である。

> 【0017】半導体発光療子は、数mA~100mA程 度の定電流で高速にスイッチングされる必要がある。 今、この定電流値を1とし、寄生インダクタンス10 6、107、108、112の値をそれぞれし1、 L1 、L1 、L4 とする。図15は、図13のトランジ スタ1をスイッチ18で表し、L: =L: =0 (H) と したときの近似回路である。図15において、時刻t= 0において、スイッチ118を閉じると、A点の電位を V』とし、電源電位をVccとすると、A点において、次 の式が成立する。

[0018]

$$V_{\lambda} = 1/C \cdot \int I_{2} dt + L_{1} \cdot di_{1} / dt + Ri_{2}$$

$$V_{\lambda} = V_{cc} - L_{3} \cdot di_{1} / dt$$
(1)

 $i_1 = i_2 + 1$ (3)

式 (3) を式 (1) に代入して微分すると、以下の式 (4) が得られる。

[0019]

 $dV_{i} / dt = 1 / C (i_{1} - I) + L_{i} \cdot d^{2} i_{1} / dt^{2}$ +R - d l 1 / d t

(4)特開平8-56034 6 また、式(2)を鍛分して以下の式(5)が得られる。 * * [0020] $dV_{\lambda} / dt = -L_{3} d^{2} i_{1} / dt^{2}$ (5) 式(4) および式(5) より、以下の式(6) が得られ ※【0021】 $(L_3 + L_4) \cdot d^2 i_1 / dt^2 + R \cdot di_1 / dt$ $+1/C(i_1-I)=0$ (6)式(6) の特性方程式 v (D) は次のように表される。 ★ ★【0022】 ψ (D) = (L₁ +L₁) D² +R·D+1/C (7) ψ (D) = 0 の根を λ_1 、 λ_2 とすると、過度解は次の **☆** [0023] ようになる. \$ 10 iι = Kι · eのλι t 乗+K₂ · eのλ₂ t 乗 (Ki、K」は定数) (8) また、スイッチ118を閉じた後の定常状態では、11 **◆** [0024] =1であるので、一般解は、以下の式(9)になる。 iı = l+Kı・eのλι t樂+Kz・eのλz t桑 (9) 式(7)を解くと、以下の式(10)になる。 *** *** [0025] $D=-R/2 (L_1 + L_4) \pm j \sqrt{(\omega_0^2 - \tau^{-2})}$ $=-\tau^{-1}\pm j\omega_i=\lambda_1$, λ_2 (10)**※②** ω₀ < t-2 $(L_1 + L_1)/R$ $\omega_1 = \sqrt{(\omega_0^2 - \tau^{-2})}$ ①の場合、 λ_1 、 λ_2 とも複素数となり、 i_1 は振動的 式(10)で√内は、正負いずれの値もとるので、次の になる。式(9)を微分すると、以下の式(11)が得 3つの場合がある。 られる. [0026] ① $\omega_0 > \tau^{-2}$ [0027] × dlı/dt=Kıλı·eのλιt乗+Kzλz·eのλzt樂 (11)式 (9) と式 (11) で、t=0で、i:=0、t∞ $\bigstar_1 - \lambda_2$)、 $K_2 = -\lambda_1 I (\lambda_1 - \lambda_2)$ となる。 で、i1 = Iとすると、0 = I + K1 + K2 、0 = K1 【0028】従って、以下の式 (12) が得られる。 $\lambda_1 + K_2 \lambda_2$ となる。これから、 $K_1 = \lambda_2 I / (\lambda \star)$ [0029] $i_1 = I \{1 - \omega_0 / \omega_t - eO - t / \tau \Re \cdot sin(\omega_t t + \theta)\}$ (12) $\theta = \tan^{-1}\omega_1 \tau$ 式(12)は、周波数ω,の振動が時定数τに沿う形で ☆ただし、ω: = jω: 、 対数的に減少する。 $\omega_i = \int \{ \{ R/2 ((L_s + L_i)) \}^2 - \{ 1/\int$ 【0030】②の場合、入1、入2 とも負の実数となる $((L_1 + L_1) C) \}^2$ 従って、以下の式 (13) が得られる。 ため、非扱動状態となる。 [0031] λ_1 , $\lambda_2 = -\tau^{-1} \pm \omega$, [0032] $i_1 = I \left(1 - \omega_0 / \omega_s \cdot e \mathcal{O} - t / \tau \Re \cdot s \operatorname{in} \left(\omega_s t + \theta\right)\right)$ $\theta = \tan^{-1}\omega$. τ (13)このため、11 は対数的に変化する。 ◆れる電流波形は、それぞれ、図16(a)、(b)、 【0033】3の場合、 $\lambda_1=\lambda_2=-\tau^{-1}$ となり、k=40 (c) のようになる。ここで、k=400 (d) の場合に は、オーバーシュートの発生によって半導体発光素子の 界点にあたる。 $[0034] \omega_1 = 0$ °C, $\omega_0 = r^{-1}$ 寿命を損ない、製品寿命を短くしてしまう欠点があり、 $i_1 = I \{1-ω_0 / ω, \cdot e O - t / τ \mathbb{m} \cdot s i n\}$ 図16(b)の場合には、立上がり時間が大きく、高速 $\{\omega_t \ t+\theta\}$ スイッチングできないという欠点がある。最も望ましい 従って、 $\omega_t \rightarrow 0$ で、 $i_1 = I \{1 + (1 + t/\tau) \cdot$ のは、図16 (c) の波形である。この場合、式 (1 1) より、 eの~t/τ乗}となる。 【0035】①、②、③の各場合、半導体発光素子を流◆ $1/\sqrt{((L_1 + L_1) C)} = R/2(L_1 + L_1)$ (14)となり、寄生インダクタンスL』、L。の値より、立上 10の容量を決定できる。 がり時間を最も速くできる抵抗9の抵抗値とコンデンサ 50 【0036】さて、ここで、重要なことは、上配定量的

(5)

特期平8-56034

7

考察において仮定したL1 = L1 = 0 (H) である。L1 = L1 = 0 (H) と仮定したために、最も立上がりの速くかつオーパーシュートのない抵抗9の抵抗値とコンデンサ110の容量の定数を決定できたが、従来では、パッケージの外部に個別部品である抵抗、コンデンサを用いていたため、ポンディングワイヤによる寄生インダクタンス106 (= L1)、パッケージのピンによる寄生インダクタンス107 (= L2)が存在するため、L1 = L1 = 0 (H) とすることができない。このため、オーパーシュートの発生を抑えることが困難であり、オローパーシュートの発生を抑えるためには、コンデンサ10の容量を大きくしなければならないが、コンデンサ110の容量を大きくすると動作速度が遅くなる。

【0037】(発明の目的)本発明の第1の目的は、半導体発光索子の駆動電流波形の乱れを無くし、安定した駆動電流により半導体発光案子を駆動することにより、半導体発光索子の劣化が無く、製品券命を長くできる半導体発光索子駆動回路を実現することにある。

【0038】また、本発明の第2の目的は駆動周波数の 低下や、パッケージピン数の増加、部品の増加を解決で 20 きる半導体発光素子駆動回路を提供することにある。

【0039】本発明の第3の目的は、発光素子を駆動する為の半導体発光素子駆動回路において、該発光素子を駆動する為の制御信号がペースに入力され、該制御信号に応答してエミッタ・コレクタ間に電流を流すことにより該発光素子を駆動するパイポーラトランジスタと、該パイポーラトランジスタに接続された定電流額として動作する絶縁ゲート型トランジスタと、を有する半導体発光素子駆動回路を提供することにある。

【0040】本発明の第4の目的は、発光索子を駆動す 30 る為の半導体発光索子駆動回路において、嵌発光索子を駆動する為の制御信号がベースに入力され、酸制御信号に応答してエミッタ・コレクタ間に電流を流すことにより、酸発光素子を駆動するパイポーラトランジスタと、酸パイポーラトランジスタに接続された定電流源と、酸パイポーラトランジスタと酸発光素子との間のラインに接続された、抵抗とコンデンサの直列回路と、を1チップ化したことを特徴とする半導体素子駆動回路を提供することにある。

【0041】本発明の第5の目的は、パイポーラトラン 40 ジスタと絶縁ゲート型トランジスタが同一基板上に構成される半導体集積回路で、差動接続された前配パイポーラトランジスタのコレクタに接続されて駆動される半導体発光素子を有する半導体発光素子駆動回路において、前配差動接続されたパイポーラトランジスタのエミッタが、定電流源として動作する該パイポーラトランジスタと同一導電型の絶縁ゲート型トランジスタのドレインへ接続されていることを特徴とする半導体発光素子駆動回路を、その手段として、これにより、相互コンダクタンスの小さな絶縁ゲート型トランジスタを用いて定電流額 50

の応答性を制御する事により、半導体発光素子の駆動電 流に発生するオーパーシュート, リンギングを抑制する ことができる、回路を提供することにある。

【0042】本発明の第6の目的は、パイポーラトランジスタが形成される集積回路内に抵抗とコンデンサの直列回路を形成し、該直列回路を前記パイポーラトランジスタのコレクタと電源または基板電位の間に接続することによってオーパーシュートを効果的に抑制すると共に動作速度の低下を防ぐようにした回路を提供することにある。

[0043]

【課題を解決するための手段】本発明の基本構成は、発 光素子を駆動する為の制御信号が入力されるパイポーラ トランジスタと、該パイポーラトランジスタに定館流を 供給する為の定電流源と、を有する駆動回路である。

【0044】そして、該バイボーラトランジスタが、制御信号としてのオン信号の入力によって、オンし、エミッタ・ペース間に電流を流す。この電流は発光素子を駆動する為の電流であり、定電流源より供給されるものである。

【0045】本発明では、パイポーラトランジスタと絶縁ゲート型トランジスタを同一基板上に有する半導体集積回路で、差動接続されたパイポーラトランジスタをスイッチング回路として用い、それに接続されて駆動される発光案子を有する半導体発光案子駆動回路において、前配差動接続されたパイポーラトランジスタに、絶縁ゲート型トランジスタを用いた定電流回路を接続した。

【0046】これにより、相互コンダクタンスの小さな 絶録ゲート型トランジスタを用いて定電流激の応答性を 制御する事により、発光素子の駆動電流に発生するオー パーシュート、リンギングを抑制することができる。

【0047】また、前配絶縁ゲート型トランジスタが複 数個並列接続されていることを特徴とする。絶縁ゲート 型トランジスタは、パワーMOSトランジスタのよう に、特殊なプロセスによって形成されるものを除き、本 発明のようにパイポーラトランジスタと同一集積回路内 に形成されるものは、主として酸理回路に用いられるた め、その扱う難流は、通常1μΑ以下である。従って、 半導体発光素子を駆動するための数mA~100mAの 電流を得るためには、巨大な絶縁ゲート型トランジスタ が必要となる。シミュレーションによって得た該絶縁ゲ ート型トランジスタの大きさは、ゲート幅2000μ m、ゲート長3μmである。このような大きさの絶縁ゲ ート型トランジスタでは、もはや集中定数的に扱うこと ができず、電流密度がトランジスタ内で異なることとな ってしまうことがある。この点をより改善する為には絶 縁ゲート型トランジスタを複数個並列接続するとよい。

【0048】また、前配定電流源として用いられる絶縁 ゲート型トランジスタのゲート部に、抵抗、容量より成 る時定数回路を接続したことを特徴とする半導体発光素 (6)

特閣平8-56034

9

子駆動回路により、時定数を最適化する事で、ゲート電 位波形を制御することができ、オーパーシュート, リン ギングの無い電流波形が得られる。

【0049】また、前記パイポーラトランジスタのペースに、相補信号が入力されることによって駆動されることを特徴とする半導体発光素子駆動回路により、該パイポーラトランジスタは、飽和状態となることなくスイッチングされるため、最も高速の電流スイッチングが可能となる。

【0050】すなわち、本発明によれば、差動接続され 10 たパイポーラトランジスタのエミッタへ接続される定電流源として絶縁ゲート型トランジスタを用い、必要に応じてそのゲートに抵抗、容量より成る時定数回路を接続することによって、オーパーシュート、リンギングの無い、高速な電流パルス波形を得る事が出来る。

【0051】又、本発明においては、一対のバイボーラトランジスタからなる差動接続されたスイッチング回路に、該回路と共に抵抗とコンデンサとの直列回路を一体的に集積化して1チップICとした。

【0052】更に、より好ましくは、差動接続された― 20 対のパイポーラトランジスタからなるスイッチング回路 と絶縁ゲート型トランジスタからなる定電流回路とを有 する駆動手段を発光楽子のカソード側に接続した駆動回 路であって、抵抗とコンデンサとの直列回路を鼓発光索 子のカソード側に接続するとともに、該駆動回路と該直 列回路とを1チップに集積化したことを特徴とする回路 にするとよい。

【0053】これらの駆動回路は周知のICプロセス技術によって1チップICとして実現できるが、ヒ化ガリウムやインジウムリン等の化合物半導体を用いて作製し めてもよい。発光素子と同じ化合物半導体で駆動回路を作製する場合には、両者を一体化して1チップ化することも容易になるであろう。

[0054]

【実施例】以下、本発明の実施例について図面を用いて 詳細に脱明する。

(第1の実施例)図1は、本発明の第1の実施例による 半導体発光素子駆動回路の回路図である。同図におい て、1、2は差動接続されたnpnトランジスタ、3は 1、2の共通エミッタヘドレインが接続され、定電流動 40 作する絶縁ゲート型トランジスタとなるNMOSトラン ジスタ、4はカソードが、配線による寄生インダクタン ス6を介してnpnトランジスタ1のコレクタへ接続される半導体発光素子、5はnpnトランジスタ2のコレ クタへ接続される、負荷である抵抗、7は半導体発光素 子4のアノードと高電位の基準電圧級である電源15の 間の配線による寄生インダクタンス、8は半導体発光素 子4の接合容量C1、9、10はnpnトランジスタ 1、2のエミッタ・コレクタ間容量、11は定電流源と して動作するNMOSトランジスタ3のドレイン・ゲー 50 10

ト間容量、12はその一端がNMOSトランジスタ3のゲートと、容量13の一端へ接続される抵抗であり、眩抵抗の他端は、パイアス電位を与えるNMOSトランジスタ14のゲート及びドレインへ接続され、又、13の容量の他端は低電位の基準電圧源である接地電位16へ接続される。17,18は整動接続されたnpnトランジスタのベースへ相補スイッチング信号を与えるインパータである。19はNMOSトランジスタ14へ定電流を供給する定電流源である。

【0055】図2は、本実施例における各部の電圧波形、電流波形を示したものである。図2において本実施例の動作を詳述する。

【0056】インパータ17がH1レベルをnpnトラ ンジスタ1のペースへ与え、インパータ18がLoレベ ルをnpnトランジスタ2のベースへ与える。 するとn pnトランジスタ1は能動状態へ、npnトランジスタ 2はカット・オフ状態となり、npnトランジスタ1の コレクタ電流、即ち半導体発光素子の駆動電流は0か ら、定電流動作するNMOSトランジスタ3のドレイン 電流Iへ、ある時間 t で到達する。時間 t での電流変化 1は、図2 (a), (b) に示すように、寄生インダク タンス6 (=L1), 7 (=L2) によって、夫々L1 ・I/t.Lz・I/tの逆起鐵圧パルスを発生する。 この逆起電圧パルスは、半導体発光素子の接合容量8、 npnトランジスタ1のエミッタ・コレクタ間容量9、 NMOSトランジスタ3のゲート・ドレイン容量11に よって、NMOSトランジスタ3のゲートまで伝送され る。npnトランジスタ1,2のエミッタの電位変動 は、ベースへの相補駆動僧号によって発生する波形図2 (e) 実線と、上述逆起電圧パルスの合成された波形図 2 (e) 点線のようになり、結局、NMOSトランジス タ3のゲートには図2(f)点線の軸位波形が発生す

【0057】また、NMOSトランジスタの相互コンダ クタンスg。は、

 $g_a = \int (1_b \cdot \mu_a C_{ox} W/L)$

で表わされる。 ここで、

Io:ドレイン電流

μ。:電子の移動度

Cox:ゲート容量

₩:チャネル幅

L:チャネル長

である。

【0058】上式は、パイポーラトランジスタの相互コンダクタンスに比べ、絶縁ゲート型トランジスタとなるMOSトランジスタの相互コンダクタンスがはるかに小さい事を示している。そして、この事は、ゲートにおける電位変動の影響が、ドレイン電流の変化として小さい事を示している。

【0059】更に、本実施例の如く、NMOSトランジ

Page: 41/46

Date: 2005/11/3 下午 03:09:28

(7)

*れる。

特爾平8-56034

スタ3のゲートへ、抵抗12と容量13を接続する事に よって、ゲート電位の振舞は時定数で=Cc・Rcによ って制御され、高速のパルスに対し応答できず、時定数 てによって応答する事となる。

【0060】図3 (a)~(c)は、定鑑流動作するN MOSトランジスタ3のゲートに接続される抵抗12と 容量13による時定数を変化させた時の半導体発光素子 の駆動電流波形と、ゲート電位波形である。時定数を最 遊化する事で、オーパーシュート、リンギングの無い館 流波形が得られる事を示している。

【0061】また、MOSトランジスタ3は、綉館体と してのSIO1からなるフィールド絶縁膜により分離さ れたSI基板上の複数の活性領域に個々に形成されたM OSトランジスタを互いに並列接続して構成することが 好ましい。

(第2の実施例) 図4は、本発明における第2の実施例 による半導体発光索子駆動回路の回路図である。本実施 例では、絶縁ゲート型トランジスタとなるNMOSトラ ンジスタを複数個並列接続し、各々のMOSトランジス タのゲートへ、抵抗、容量を接続している。

【0062】これは、必要な駆動電流を得る為、NMO SトランジスタのW/Lを大きくとると、ゲート部の振 舞を分布定数回路として考える必要が有り、集中定数的 に取扱う事が出来ず最適化された設計が困難となる為で

【0063】以上説明したように、差動接続されたパイ ポーラトランジスタのエミッタへ接続される定電流源と してMOSトランジスタを用い、かつ、ゲート部に抵 抗、容景より成る時定数回路を接続することによって、 オーパーシュート、リンギングの無い、電流パルス波形 30 を得る事が出来る。

【0064】このため、安定した駆動電流により半導体 発光案子を駆動することにより、半導体発光素子の劣化 が無く、製品券命を長くすることができるという効果が 得られる。

【0065】また、従来の対策により生じた、駆動周波 数の低下の問題や、パッケージピン数の増加、部品の増 加等の問題も、解決することができるという効果が得ら* $1/\sqrt{(L_1 C)} = R/2L_1$

このため、寄生インダクタンスし。に関して抵抗9の抵 40 抗値Rとコンデンサ10の容量Cを適切に選ぶことによ って、半導体発光素子駆動回路において相補的なパルス 信号を加えたときに半導体発光素子に流れる電流が振動 的に変化する状態と非振動的に変化する状態の間の臨界 状態になるように設定できる。

(第4の実施例) 本実施例では図5の符号3で示す定電 流源を図4に示したようなMOSトランジスタで構成し

[0069] 以上説明したように、実施例3,4による

(第3の実施例) 次に、本発明の第3の実施例の半導体 発光素子駆動回路を説明する。図5は、本発明の実施例 の半導体発光素子駆動回路を示す図である。図5におい て、1,2は集積回路(図示せず)内に形成された、差 動接続されたパイポーラトランジスタであり、3は定電 流源であり、4は半導体発光素子であり、5は抵抗であ り、106は半導体発光素子を駆動するパイポーラトラ ンジスタのコレクタとパッケージ116のピンを接続す るポンディングワイヤによる寄生インダクタンスであ り、107はピンの寄生インダクタンスであり、108 はピンから半導体発光素子4までの配線による寄生イン ダクタンスであり、109はパイポーラトランジスタが 形成された集積回路内に形成された抵抗であり、110 はパイポーラトランジスタが形成された集積回路内に形 成されたコンデンサである。抵抗109とコンデンサ1 10は集積回路内で直列接続に形成され、この直列接続 回路の一端は、半導体発光素子を駆動するパイポーラト ランジスタのコレクタに接続され、他端は電源あるいは 20 基板電位に接続される。15は電源であり、114、1 15はトランジスタ1,2を駆動する相補パルス信号で ある。

12

【0066】この実施例において、図5の回路構成を図 15と同様な近似回路で表すと、寄生インダクタンス1 06、107、108の合成インダクタンスし、+しょ +L。をあらためてし。とおくと図15の矢印で示すし 』になり、又従来例図13における寄生インダクタンス 112、即ち、Laは、CR直列回路が集積回路にある ため、矢印で示すようにほぼ0とすることができる。即 ち、従来例で半導体発光案子を駆動するバイボーラトラ ンジスタのコレクタと、CR直列回路の間に発生した寄 生インダクタンスを即ち、0とすることができる。つま り、従来例で含えば、L: -L: -0とすることができ ることとなる。

【0067】前述の場合、前述の式(14)は、L. = 0であるので、以下の式 (15) になる。

[0068]

(15)

ラトランジスタが形成された集積回路の外部に配置した 抵抗とコンデンサとから成る直列回路を集積回路内に配 置し、直列回路をパイポーラトランジスタのコレクタと 集積回路内で直接接続するようにしたので、半導体発光 素子を駆動するパイポーラトランジスタのコレクタと直 列回路の間に従来例では発生した寄生インダクタンスは 発生しない。このため、外部に生じる寄生インダクタン スに関して抵抗の抵抗値とコンデンサの容量を適切に選 ぶことによって、半導体発光素子駆動回路において相補 的なパルス信号を加えたときに半導体発光索子に強れる と、半導体発光案子駆動回路において、従来、パイポー 50 電流が振動的に変化する状態と非振動的に変化する状態

Page: 42/46 Date: 2005/11/3 下午 03:09:29

(8)

特別平8-56034

13

の間の臨界状態になるように設定できる。このように設 定することにより、半導体発光素子駆動回路において、 オーパーシュートを防止でき、また高速スイッチングを 行うことができる。

【0070】図6は、本発明の駆動回路が形成された I Cチップの部分的な断面を示す図である。図では、1つ のバイポーラトランジスタBPTと2つのMOSトラン ジスタMOSのみ示し、保護層等は省略してある。20 1はP型シリコン基板、202はn+型のコレクタ埋込 キシャル層、205はP型ペース、206はN⁺型のエ ミッタである。207, 208は2つのNMOSトラン ジスタMOSのソース・ドレインであり、210はゲー トである。209は索子分離用のフィールド絶縁膜であ

【0071】又、配線211は発光楽子との接続端子に 接続されるパイポーラトランジスタのコレクタ配線、2 12は入力竭子となるベース配線、213は定電流源と パイポーラトランジスタを接続する配線、214は低電 位の基準電圧源に接続されるアースラインである。

【0072】又、図7は抵抗RとコンデンサCとの直列 回路の形成されたICチップの部分断面を示す図であ

【0073】221, 222はn*型拡散層、215は 抵抗RとコンデンサCとを接続する直列接続用配線であ る。230は層間絶縁膜である。

【0074】本発明においては、BIMOSプロセスや BICMOSプロセスと呼ばれる製造方法により、駆動 回路が図6のように1チップ化され、必要に応じて図7 の回路も共にモノリシックに集積化する。

【0075】図8は、本発明の回路を用いたシステムの 例であり、Aはプリンタ、Bは光通信システムを示す。

【0076】DRMは磁光体、CLNはクリーナー、C GRは帯電器である。EXPは露光装置であり、ここに 本発明の駆動回路が用いられる。DVLPは現像器、P は記録媒体である。露光装置EXPは、LEDアレイ又 はレーザーダイオードを発光索子として用い、これから の光を用いて感光体に潜像を作る。

【0077】通信システムBでは、発信側は発光案子と してのレーザーダイオードLDと駆動回路とをもつ発信 機SYS1をもち、受信側は光ダイオードセンサーPH Dと受信機SYS2をもつ。OFRは光ファイバーであ る。本発明はこの発信機SYS1に採用される。

[0078]

【発明の効果】以上説明したように、本発明によれば、 オーパーシュート、リンギングの無い、電流パルス波形 を得る事が出来る。このため、安定した駆動電流により 半導体発光素子を駆動することにより、半導体発光素子 の劣化が無く、製品寿命を長くすることができるという 効果が得られる。

14

【0079】また、従来の対策により生じた、駆動周波 数の低下の問題や、バッケージピン数の増加、部品の増 加等の問題も、解決することができるという効果が得ら れる。

【0080】また、本発明によれば、半導体発光素子を 駆動するパイポーラトランジスタのコレクタと直列回路 の間に従来例では発生した寄生インダクタンスの発生を 抑えることができる。このため、外部に生じる寄生イン ダクタンスに関して抵抗の抵抗値とコンデンサの容量を み層、203はP型のウエル、204は n^- 型のエピタ 10 適切に選ぶことによって、半導体発光索子駆動回路にお いて相補的なパルス信号を加えたときに半導体発光案子 に流れる観流が振動的に変化する状態と非振動的に変化 する状態の間の臨界状態になるように設定できる。この ように設定することにより、半導体発光素子駆動回路に おいて、オーバーシュートを防止でき、また高速スイッ チングを行うことができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例の半導体発光案子駆動回 路圀である。

【図2】図1の回路の動作時の各部の電圧、電流波形を 示す説明図である。

【図3】本発明を実施した時の半導体発光素子駆動電流 と定電流NMOSのゲートの電位波形図である。

【図4】本発明の第2実施例による駆動回路の図であ

【図5】本発明の第3実施例による駆動回路の図であ

【図 6】本発明の実施例による駆動回路チップの部分断 面図である。

【図7】本発明の実施例による駆動回路チップの部分断 面図である。

【図8】本発明の駆動回路を用いたシステムの構成を示 す模式図である。

【図9】従来例の半導体発光素子駆動回路図である。

【図10】図9の回路を動作させた時の各部の電圧、電 流波形図である。

【図11】別の駆動回路の回路図である。

【図12】別の駆動回路の回路図である。

【図13】従来例の半導体発光索子駆動回路図である。

【図14】図13に対応した実装状態図である。

【図15】図13の近似回路図である。

【図16】駆動電流波形図である。

【符号の説明】

- 1, 2 npnトランジスタ
- 3 NMOSトランジスタ
- 半導体発光索子
- 5 抵抗
- 7 寄生インダクタンス
- 8 接合容量C)
- 9, 10 エミッタ・コレクタ間容量 50

Page: 43/46

Date: 2005/11/3 下午 03:09:29

(9)

特開平8-56034

15 11 ドレイン・ゲート間容量

12 抵抗

13 容量

14 NMOSトランジスタ

15 鐵源

16 接地電位

17, 18 インパータ

19 定電流源

106 寄生インダクタンス

107 寄生インダクタンス

108 寄生インダクタンス

109 抵抗

110 コンデンサ

114、115 相補パルス信号

116 パッケージ

201 P型シリコン基板

202 n 型のコレクタ埋込み層

203 P型のウエル

204 n 型のエピタキシャル層

205 P型ペース

206 N+型のエミッタ

207, 208 ソース・ドレイン

209 フィールド絶縁膜

210 ゲート

211 コレクタ配線

10 212 ペース配線

213 配線


214 アースライン


221, 222 n+ 塑拡散層

230 層間絶縁膜


【図1】

[图8]






[図5]



(図16)




---299-

Page: 44/46

Date: 2005/11/3 下午 03:09:29

(10)

特開平8-56034



203

Page: 45/46

Date: 2005/11/3 下午 03:09:30

(11) 特開平8-56034 [図4] [図15] [図6] 【図9】 [**X**14]

-301-

7116


Page: 46/46

Date: 2005/11/3 下午 03:09:30


(12)

特開平8-56034

[四10]



[図13]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.